SAT-based ATPG for Zero-Aliasing Compaction

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F17%3A00312889" target="_blank" >RIV/68407700:21240/17:00312889 - isvavai.cz</a>

Výsledek na webu

<a href="http://ieeexplore.ieee.org/abstract/document/8049802/" target="_blank" >http://ieeexplore.ieee.org/abstract/document/8049802/</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/DSD.2017.73" target="_blank" >10.1109/DSD.2017.73</a>

Jazyk výsledku

angličtina

Název v původním jazyce

SAT-based ATPG for Zero-Aliasing Compaction

Popis výsledku v původním jazyce

Aliasing in the test response compaction is an important source of fault coverage loss. Methods to combat the aliasing generally require modification of the compactor to some extent. This can lead to a higher compactor complexity and consequently to higher area overhead, longer signal propagation delays, etc. We propose a novel method, the Zero-aliasing ATPG (ZATPG), which is able to reduce the aliasing without need of designing new compactors. ZATPG works by augmenting the SAT-based ATPG process to constrain test pattern generation to produce no aliasing in the compactor. The method is general enough to be applicable to any compactor design. We demonstrate our method on LFSR-based MISR compactors, using the Single Stuck-At fault model. Our method is able to find a test with zero-aliasing and complete fault coverage for smaller compactors than conventional, unguided ATPG. Thus, the area overhead of the compactor can be reduced, while the complete fault coverage is retained.

Název v anglickém jazyce

SAT-based ATPG for Zero-Aliasing Compaction

Popis výsledku anglicky

Aliasing in the test response compaction is an important source of fault coverage loss. Methods to combat the aliasing generally require modification of the compactor to some extent. This can lead to a higher compactor complexity and consequently to higher area overhead, longer signal propagation delays, etc. We propose a novel method, the Zero-aliasing ATPG (ZATPG), which is able to reduce the aliasing without need of designing new compactors. ZATPG works by augmenting the SAT-based ATPG process to constrain test pattern generation to produce no aliasing in the compactor. The method is general enough to be applicable to any compactor design. We demonstrate our method on LFSR-based MISR compactors, using the Single Stuck-At fault model. Our method is able to find a test with zero-aliasing and complete fault coverage for smaller compactors than conventional, unguided ATPG. Thus, the area overhead of the compactor can be reduced, while the complete fault coverage is retained.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

<a href="/cs/project/GA16-05179S" target="_blank" >GA16-05179S: Výzkum vztahů a společných vlastností spolehlivých a bezpečných architektur založených na programovatelných obvodech</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proc. of the 20th Euromicro Conference on Digital System Design

ISBN

978-1-5386-2146-2

ISSN

—

e-ISSN

—

Počet stran výsledku

8

Strana od-do

307-314

Název nakladatele

IEEE

Místo vydání

Piscataway, NJ

Místo konání akce

Vienna

Datum konání akce

30. 8. 2017

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000427097100043